TESTEO DE SENSIBILIDAD DEL COMPARADOR

Inyección de 3 tipos de fallas distintas en los diferentes nodos drenadores del comparador para caracterizar su respuesta y sensibilidad a estas perturbaciones.

Los tres tipos de fallas inyectadas se definen de la siguiente manera:

* Inyección de una EXPONENCIAL:
  + NMOS
    - I\_I1 [nodo] 0 DC 0Adc AC 0Aac
    - +EXP 0 4m 2n 30p 2.2n 500p
  + PMOS
    - I\_I1 0 [nodo] DC 0Adc AC 0Aac
    - +EXP 0 4m 2n 30p 2.2n 500p
* Inyección de una RAMPA:
  + NMOS
    - I\_I1 [nodo] 0 DC 0Adc AC 0Aac
    - +PULSE 0 4m 2n 50p 1.55n 100p 0
  + PMOS
    - I\_I1 0 [nodo] DC 0Adc AC 0Aac
    - +PULSE 0 4m 2n 50p 1.55n 100p 0
* Inyección de una DOBLE RAMPA:
  + NMOS
    - I\_I1 [nodo] 0 DC 0Adc AC 0Aac
    - +PULSE 0 4m 2n 30p 150p 0p 100n
    - I\_I2 [nodo] 0 DC 0Adc AC 0Aac
    - +PULSE 0 2m 2n 60p 2n 50p 100n
  + PMOS
    - I\_I1 0 [nodo] DC 0Adc AC 0Aac
    - +PULSE 0 4m 2n 30p 150p 0p 100n
    - I\_I2 0 [nodo] DC 0Adc AC 0Aac
    - +PULSE 0 2m 2n 60p 2n 50p 100n

El circuito del comparador que se va a analizar se encuentra representado en la Figura 1. Este comparador está diseñado con una tecnología de IBM-0.18um-7RF-CMOS, fue diseñado para ser usando con un conversor flash de 6 bits con alimentación de 3.3 voltios, resolución de 10mV de entrada y frecuencia de funcionamiento de 1MHz.



Figura ) Esquemático del Comparador a inyectar fallas.